JAPAN PATENT OFFICE

PATENT LAID-OPEN OFFICIAL GAZETTE



Laid-Open No. H.2-5455

Laid-Open

H.2 (1990) Jan. 10

Application No.: S.63-154723

Filed:

S.63 (1988) June 24

Inventors:

Joji Okada

1450 Josuihon-cho, Kodaira-shi, Tokyo

Musashi Works, Hitachi, Ltd.

Applicant:

000005108

Hitachi, Ltd.

4-6, Kanda Surugadai, Chiyoda-ku, Tokyo

Attorney, Agent: Katsuo Ogawa and another

1. TITLE OF THE INVENTION

Chip-on-Chip Semiconductor Device

2. WHAT IS CLAIMED

- 1. A chip-on-chip semiconductor device, in which an all-in-one device containing two different stacked chips (chip-on-chip) that require independent wafer processes during fabrication of semiconductor elements, is mounted, fixed, and sealed on a support, being characterized by that said all-in-one device is packaged in such a way that a chip containing a semiconductor element that requires different wafer processes to those for an E²PROM element is bonded to another chip containing an E²PROM element, with the latter chip fitted face-down using electrode projections on each chip.
- 2. A chip-on-chip semiconductor device, as described in claim 1, being characterized by that a chip-on-chip type all-in-one device is fixed by potting in polyimide synthetic resin liquid.

3. DETAILED DESCRIPTION OF THE INVENTION

[Scope of Utilization in Industry]

This invention relates to a technology for improving all-in-one devices, which incorporate all functions on a single wafer and require independent wafer processes for the different functions, resulting in an increased number of processes, higher cost, and more frequent occurrence of defects. In particular, this invention relates to the technology for achieving an all-in-one function module

containing an E^2 PROM element and a different type of element without incurring the above problems.

[Prior Art]

In the conventional packaging system for multi-chip modules, the on-substrate method is usually used, in which multiple chips are mounted on a single substrate. However, this method increases the package size and the parasitic capacitance due to printed circuit lines and bonding, thus reducing speed.

To solve these problems, an all-in-one device, which incorporates all the functions on a single wafer, has been proposed.

The all-in-one device is described in patent no. S.62-136865, for example.

[Problems to be Solved by the Invention]

However, the above all-in-one device incorporating all the functions on a single wafer requires different wafer processes; for example, several processes are necessary for both ion implantation and diffusion. In particular, the mask process may require more masks. This results in an increased number of processes, higher cost, larger chip size, and more frequent occurrence of defects, thus inevitably deteriorating yield. Particularly, when fabricating all-in-one devices such as standard cells and single-chip microcomputers that contain electrically erasable programmable read-only memory (E^2 PROM) elements and different types of elements such as random access memory (RAM), many additional processes are required such as a process of separating the well concentration as a high breakdown voltage process, a process of forming MNOS

and FLOTOX structures, and a process of creating the Zener diodes. This is because the E²PROM, i.e., the memory element, requires high voltage for writing data. Therefore, although the device area necessary for a single E²PROM element is only 1/4 to 1/10 of the entire wafer, separate mask processes are necessary for the E²PROM, and a total of five to ten additional mask processes are necessary for the all-in-one device. This may result in a significant number of defects during fabrication.

This invention is developed as a solution to the above problems, specifically, the objective of this invention is to provide effective technology for achieving all-in-one device free without the disadvantages of conventional technology such as increased number of processes, higher cost, larger chip size, and deteriorated yield, which are likely to be caused particularly when semiconductor elements such as an E^2 PROM element and a different type of element are contained on a single wafer.

The objectives and novel features of this invention will be clarified by the following specification description together with accompanying drawings.

[Means for Solving the Problem]

A typical example of the invention disclosed in this application is briefly summarized in the following.

In this invention, when fabricating an all-in-one device, which incorporates all functions on a single wafer, using all-in-one processes, one of the chips is used as a base chip and the other chip is mounted and bonded to the base chip (chip-on-chip bonding), with the latter chip fitted face-down using the bump electrodes formed on each chip. Specifically, the base chip is a non-E²PROM element

and the other chip is an ${\rm E}^2{\rm PROM}$ element, which would require independent wafer processes if fabricated on a single wafer.

The above all-in-one device obtained using the chipon-chip bonding method is mounted and fixed on a support by potting in polyimide synthetic resin liquid, and then the device is sealed with plastic, for example.

[Operation]

The above configuration, where the chip containing the E²PROM element is mounted on the base chip, allows a conforming chip to be selected independently for each chip, and requires no modification of masks for a single wafer, thus decreasing the number of defects and improving yield. Such chip-on-chip configuration simplifies processing compared to the case when the all-in-one device is fabricated using different wafer processes, and can thus reduce chip size. Furthermore, since chips are bonded via bumps in contrast to the conventional on-substrate method, long inter-chip wirings are not necessary, thus reducing wiring capacitance and resistance.

[Embodiment]

This invention is described below based on an embodiment shown in accompanying drawings.

As shown in figure 1, bumps 2 are provided on the periphery of the surface of base chip 1.

Similarly, bumps 4 are provided on the periphery of the surface of chip 3 containing the $\ensuremath{\text{E}}^2\xspace\ensuremath{\text{PROM}}$ element.

As indicated by the arrow in figure 1, chip 3 containing the ${\rm E}^2{\rm PROM}$ element is turned upside-down and bonded to the surface of base chip 1.

Figure 2 shows a typical cross section of the main section of chip 3 containing the E^2 PROM element.

In figure 2, component 5 is a device area, component 6 is an insulation film, component 7 is electrode wiring, component 8 is a passivation film, component 9 is a Cr layer, component 10 is a Cu layer, and component 11 is an Au layer. On the surface of the Au layer, bumps 4 of Au or solder, for example, are provided as projections.

Base chip 1 in figure 1 is configured similarly.

Base chip 1 is a monocrystalline silicon substrate, for example, in which a large number of circuit elements are formed using the common technology for a particular circuit function. For example, MOS transistors are formed as circuit elements and provide the logic circuit function and the memory circuit function.

Base chip 1 is a single-chip microcomputer, for example, which incorporates functions such as the central processing unit (CPU), memories (RAM and ROM), and input/output circuits (I/O ports).

Similarly, chip 3 containing the E^2PROM element, which is mounted on the other chip, is a monocrystalline silicon substrate, for example, in which a large number of circuit elements are formed using the common technology to be provided with a particular circuit function. For example, MOS transistors are formed as circuit elements and achieve the memory circuit function (E^2PROM).

Figure 5 is a system block diagram of this invention.

Base chip 1 (single-chip microcomputer) is shown as incorporating CPU 12, RAM 13, ROM 14, I/O port 15, and timer 16.

Chip 3 containing the E^2PROM element is mounted and connected using bumps 2 and 4. Such chip-on-chip bonding forms the all-in-one device.

Figure 3 shows a cross section of the main section for illustrating an embodiment of this invention. Chip 3 is bonded to base chip 1 using melted bumps 2 and 4 formed on the chips, and is then mounted on support 17; and chips 1 and 3 are fixed by potting in polyimide synthetic resin liquid fixing material 18, for example.

Figure 4 shows a general view of the semiconductor device using this invention, where the device is partially cut away.

Support 17 is a lead frame, for example, on the tab of which the all-in-one device obtained by chip-on-chip bonding is mounted. Wire-bonding pads (not shown) around base chip 1 and the inner leads of lead frame 17 are bonded using Au bonding wires 18, for example, and resinsealed area 19 is formed by transfer molding, for example. In the processes including the above major processes, chip-on-chip semiconductor device 20 shown in figure 4 is obtained.

With this invention, an all-in-one device is easily obtained because chip 3 containing an E²PROM element is bonded to base chip 1 (single-chip microcomputer) using melted bumps 2 and 4 formed on chips 1 and 3. By contrast, achieving all the functions on a single wafer without

using such a chip-on-chip packaging method results in increased number of processes, higher cost, larger chip size, and more frequent occurrence of defects. This invention effectively eliminates all these problems.

In addition, wiring capacitance and resistance can also be reduced.

This invention was described above in detail based on an embodiment. However, this invention is not restricted to this embodiment; various modifications are possible without deviating from the essential points of the invention.

In the above descriptions, this invention is applied to the resin-sealed semiconductor device as a representative application field. However, this invention is not restricted to this application; it also applies to hermatically sealed semiconductor devices.

[Advantages of the Invention]

Typical advantages obtained from the invention disclosed in this application are briefly described in the following.

This invention allows easy fabrication of all-in-one devices, simplifies processing, reduces cost, improves yield, reduces wiring capacitance, and miniaturizes chip area.

4. BRIEF DESCRIPTION OF THE DRAWINGS Figure 1 is a perspective view of an embodiment using this invention. of an embodiment using this invention.

Figure 2 is a cross-sectional view of the main section

Figure 3 is a cross-sectional view of the main section of an embodiment using this invention.

Figure 4 is a perspective view of an embodiment using this invention, where the embodiment is partially cut away.

Figure 5 is a system block diagram of an embodiment using this invention.

1: base chip

2: bump (electrode projections)

3: chip containing an E²PROM element

4: bump

5: device area

6: insulation film

7: electrode wiring

8: passivation film

9: Cr layer

10: Cu layer

11: Au layer

12: CPU

13: RAM

14: ROM

15: I/O port

16: timer

17: lead frame

18: bonding wire

19: resin-sealed area

20: semiconductor device




Figure 1




Figure 2




Figure 3




Figure 4




Figure 5

19日本国特許庁(JP)

⑪特許出願公開

@ 公 開 特 許 公 報 (A)

平2-5455

Int. Cl. 3

識別記号

庁内签理番号

❸公開 平成2年(1990)1月10日

H 01 L 25/065 25/07 25/18 29/788

7638-5F 7514-5F

H 01 L 25/08

371

29/78

3 (1

В

審査請求 未請求 請求項の数 2 (全5頁)

②特 頤 昭63-154723

②出 願 昭63(1988)6月24日

加桑明者 岡田

譲 二

東京都小平市上水本町1450番地 株式会社日立製作所武蔵

工場内

⑪出 顋 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

⑩代 理 人 弁理士 小川 勝男

外1名

明 細 警

1. 発明の名称 テップオンチップの半導体装置

2. 特許請求の範囲

()

- 1. 半導体業子の形成に際し、異なるウエハブロセスを必要とする一のチャブ上に他のチャブをチャブオンチャブで実装してなるオールインワンデバイスを支持体上に搭載し、固定し、対止してなる半導体装置において、前記オールインワンデバイスが、E*PROM素子とは異なるウェハブロセスを必要とする半導体案子を含む他のチャブ上にE*PROM素子を含む他のチャブを、フェイスダウンポンディングにより、かつ、これらチャブに形成された突起電流の子を接合させることにより実装してなることを特徴とするチャブオンチャブの半導体装置。
- 2. ポリイミド系合成樹脂液のポッティングによりチップオンチップのオールインワンデバイスを固定してかることを特徴とする請求項1配故のチップオンチップの半導体装置。

3. 発明の詳細な説明

(強楽上の利用分野)

本発明は、同じウエハにおいて形成しょうとする場合には異なるウエハブロセスを必要とし、その結果、工程が長くなり、コストが高くなり、不良も出やすくなる、全ての機能を一つにしたいわゆるオールインテパイスの改良技術に関し、特に、E*PROM 米子とこれ以外の素子とを一つにした機能モジュールのオールインワンを、上記欠点を解消して実現することのできる技術に関する。(従来の技術)

従来のマルチチップモジュールにおける契装方式は、一般に、多数のチップを単一落板に搭載するオンサプスレート方式が採用されているが、これでは、パッケージサイズが大きくなるばかりでなく、ブリント配線またはポンディングにより寄生容量が大きくなりスピートが迷くなるなどの欠点がある。

そのために、同じウエハ上で、全ての機能を一 つにしたオールインワンデバイスを実現しようと

特開平2-5455(2)

することが提案されている。

なお、オールインワンデバイスについて述べた 特許の例としては、特開昭 6 2 - 1 3 6 8 6 5 号 公報があげられる。

〔 発明が解決しようとする誤題〕

しかし、同じウエハ上で全ての機能を一つにしたオールインワンデバイスを実現しようとする場合には、異なるウエハブロセスを必要とし、例えば、イオン注入工程を何回にも分けて行う必要があったりし、特に、マスク工程におかり、でしたがあったりし、特に、マスク工程においるで、これでは、工程が長くなり、コスト高となり、チップサイズも大きくなり、不良も出やすく歩留も低で、なりであるを得ない。特に、E*PROM(Electrically Erasible Programmable Read Only Memory、収気的に書き替えの例にない、ステスととれ以外の例えばRAM(Random Access Memory) ポテスとを含むスタンダードセルやーチップマ

特徴は、本明細帯の記述および忝付図面からあき らかになるであろう。

(課題を解決するための手段)

本願において開示される発明のりち代表的なものの概要を簡単に説明すれば、下記のとおりである。

本発明では全ての根能を一つにしたオールイン
ワンデバイスにかいて、それを、同じウェハ上に
オールインワンプロセスにより製造しようとする
場合には、異なるウェハブロセスを必要とする、
E*PROM 素子とそれ以外の素子とについて、
後者の素子を含むチップをベースとし、当該ペースチップ上に、E*PROM 素子を含むチップを、
フェイスダウンポンディングによるチップオンチップで、それぞれのチップに形成された突起電標
(パンプ) 配分により接合するようにした。

また、当該チップオンチップによるオールイン ワンデバイスを支持体上に搭載し、固定するにポ リイミド系合成樹脂液のポッティングにより固定 するようにし、当該固定後にブラスチック封止な コンなどに係るオールインワンデバイスを実現する場合、E*PROMは書き込み時に高低圧を使用する必要のある記憶業子であるために、両耐圧で用する必要のある記憶業子であるために、両耐圧であるとしてのウェル機度分離工程やツェナダイオード作成工程などを装し、そののデバイスははかに1/4~1/10にしか過ぎないのにあるりでは低かに1/4~1/10にしか過ぎないのに、そのためのマスク工程を別に受し、マスク工程を都合5~10回程度余分に必要とする。そのために、不良ばかりを作り込むことにもなりかねない。

本発明は、かかる従来技術の有する欠点を解消して、特に、E*PROM 案子とこれ以外の業子のごとく、同じウェハ上に半導体案子を形成するとしたら、工程が扱くなり、コスト高となり、チップサイズも大となり、また、歩留が低くなるこれら従来技術の欠点を解消したオールインリンデバイスを実現することのできる技術を提供することを目的とする。

本発明の前記ならびにそのほかの目的と新規な

どによる對止を行うようにした。

(作用)

(実施例)

次に、本発明の実施例を図面に悲づいて観明する。

第1図に示すように、ペースチップ1の装而内 例にパンプ2を周放する。

特開平2-5455(3)

一方、EIPROM 岩子を含むチップ3の袋面にもパンプ4を開設する。

第1図で矢印で示すように、EPRUM 祭子を含むチップ3を裏返して、ペースチップ1の表面に接合させる。

第2図にE『PRUM 条子を含むチップ3の一 物製部断菌を示す。

第2図にて、5はデバイス複越、6は絶微膜、7はで核配級、8はパッシペーション膜、9はCr 層、10はCu層、11はAu層で、当該Au層 11袋面には例えばAuや半田よりなるパンプ 4 が突散されている。

第1図に示すペースチップ1も阿様の構成より 或る。

ペースチップ1は、例えばシリコン単結品基板から成り、周知の技術によってとのチップ内には多数の回路業子が形成され、1つの回路優能が与えられている。回路業子の具体例は、例えばMOSトランシスタから成り、とれらの回路業子によって、例えば論理回路およびメモリの回路機能が

パンプ2,4により接続されている。当該チップ オンチップによりオールインワンデバイスが形成 される。

第3図は本発明の実施例を示す要部断面図を示す。ペースチップ 1 上に上記チップ 3 を、これらチップに形成されたパンプ 2 ・4 を啓融して接合後に、支持体 1 7 上に搭載して、例えばポリイミト系合成樹脂液よりなる固定材料 1 8 をポッティングして、これらチップ 1 ・3 を固定する。

第4図に本発明による半導体装置の全体を、その一部を切欠して示す。

上記支持体17は例えばリードフレームよりなり、当該リードフレーム17のタブ部上に、上記チップオンテップによるオールインワンデバイスを搭載し、ペースチップ1の周辺のワイヤボンディング用バッド(図示省略)とリードフレーム17のインナーリードとを例えばAu線よりなるボンディングワイヤ18にてワイヤボンディングし、例えばトランスファーモールドにて関脳對止部19を形成して、對止を行うことを主要工程として、

形成されている。

ペースチップ1は、例えば1チップマイクロコンピューダよりなり、当該チップ内には、CPU (中央処理装置)やメモリ(RAM,ROM)や 入出力回路(1/0ポート)などを内放している。

チップオンされる E*PROM 累子を含むチップ 3 も、例えばシリコン単結晶拡板から成り、 周知の技術によってこのチップ内には多数の回路 梨子が形成され、1 つの回路機能が与えられている。 回路 業子の具体例は、例えば M O S トランジスタから成り、これらの回路 業子によって、メモリ (E*PROM) の回路機能が形成されている。

第5回に、本発明におけるシステムプロック図 を示す。

ペースチップ(1チップマイクロコンピュタ) 1には、CPU12,BAM13,ROM14, 1/Oポート15,タイマ16を内蔵している例 を示す。

このペースチップ1と該ペースチップ1上に搭載されたE*P BOM 楽子を含むチップ3とは、

第4図に示すよりなチップオンデップの半導体装 費20を得るにとができる。

本発明によればペースチップ(1チップマイクロコンピュータ)1上にEIPROM素子を含むチップ3を、これらチップ1・3に形成されたパンプ2・4を溶融接合させることにより容易にパオールインワンデバイスを得ることができ、こので、うにチップオンチップの突装方式によらないで、うにチップオンチップの突装方式によらないで、したものを製造するには、工程数がかかり過ぎ、コストも高くなり、また、チップサイズも大きになり、さらに、不良も出やすくなるができる。

また、配線容兼や配線抵抗も低減させることが できる。

以上本発明者によってなされた発明を実施例にもとづき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲でなる変更可能であることはいりまでもない。

特開平2-5455 (4)

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である樹脂 動止型半導体装置に適用した場合について説明したが、それに限定されるものではなく、気密動止 型半導体装置にも適用することができる。

(発明の効果)

本質にないて開示される発明のりち代表的なものによって得られる効果を簡単に説明すれば、下記のとなりである。

本発明によれば、オールインワンデバイスを容易に突現でき、プロセスが筋略化され、原価の低酸となり、歩宵が向上し、配顧容量が小さくかり、チップ間間を小さく抗ますことができた。

4. 図面の簡単な説明

据1図は本発明の契施例を示す斜視図、

年2回は本発明の実施例を示す要部断面図、

餌3図は本発明の実施例を示す投那断面図、

第4図は本発明の実施例を示ナー部切欠斜視図、


第5回は本発明の実施例を示すシステムプロック図である。


1 … ベースチップ、 2 … パンプ (突起で夜部分)、
3 … E*P R O M 来子を含むチップ、 4 … パンプ、
5 … デバイス領域、 6 … 絶縁順、 7 … 忧夜配線、
8 … パッシペーション膜、 9 … C r 層、 10 … C u

励、 1 1 … A u 層、 1 2 … C P U、 1 3 … R A M、
1 4 … R O M、 1 5 … I / O ポート、 1 6 … タイマ、 1 7 … リードフレーム、 1 8 … ポンディング
ワイヤ、 1 9 … 樹脂封止部、 2 0 … 半導体装置。

代理人 弁理士 小川 胼







特別平2-5455 (5)

